Wie kann man sich auf geometrische Produktspezifikationen (GPS) von PCBs vorbereiten

 

Als im Jahr 2011 die DIN ISO 8015 veröffentlicht wurde, war das kein besonders großes Thema in der Leiterplattenindustrie.

Die Zeichnungen der Leiterplatten waren einfach gehalten und enthielten klare Definitionen. Die Toleranzen, wie z.B. ±0.1mm, wurden von jedem auf der ganzen Welt verstanden und das Resultat der Messungen gab klar die Abweichung zum Referenzwert an.

Einen weiteren Einfluss hat die in der Entwicklung der Leiterplatte eingesetzte Software. Heute arbeiten mehr und mehr Firmen mit 3d CAD Software, um eine Leiterplatte zu entwickeln und die entsprechenden Dokumentationen zu erstellen.

Aktuelle Leiterplattenzeichnungen sehen oft mehr aus wie eine mechanische Zeichnung und nicht wie eine für elektronische Bauteile. Themen wie Form- und Lagetoleranzen, auch bekannt unter dem Überbegriff geometrische Produkt Spezifikation (GPS) in der ISO 8015, treten immer häufiger auf und diverse Symbole sind in den Zeichnungen zu finden, wobei oft nicht immer ganz klar ist, was diese eigentlich bedeuten.

 

MMC

Abb. 01: Definition der Positionsgenaugkeit mit runder Toleranzzone
und Maximum-Material-Bedingung (MMC – maximum material condition)

 

Die GPS enthält Regeln und Definitionen für das Erstellen von Zeichnungen und Modellen, die die zulässigen Abweichungen von Geometrieelementen beschreiben. Es ermöglicht den Entwicklern und Designern eindeutig zu kommunizieren, welche Bedingungen an das Produkt gestellt werden. Die Hersteller wiederum verstehen dadurch, was genau der Kunde erwartet und erstellen daraus entsprechende Fertigungsabläufe. Eine GPS beinhaltet Dimensionen, Toleranzen, Symbole, Regeln und Konventionen, die es ermöglichen alle Anforderungen an Größe und Form des Produktes präzise zu beschreiben.

 

 

Zeichnungen haben die Aufgabe all diese Dinge zu visualisieren und das Produkt eindeutig und vollständig zu beschreiben, so dass der Hersteller alle Anforderungen erkennen und verstehen kann. Nach offiziellen Studien [Jor 17] sind ca. 80% aller Leiterplattenzeichnungen nicht eindeutig  und  nicht vollständig.

Um unser Wissen zu erweitern und um all dies Anforderungen besser verstehen zu können, damit wir wissen, was unser Kunde von uns und vom Produkt erwartet, nahm das CML Engineering und Qualitätsteam an einem zweitägigen Intensivtraining über GPS und ISO 8015 teil. Folgende Inhalte wurde dabei vermittelt:

  • Grundlagen der Gestaltabweichung
  • Entstehungsursachen für Form- und Lagetoleranzen
  • Zusammenhang Maß-, Form- und Lagetoleranzen
  • Tolerierungsgrundsätze (DIN ISO 8015 und DIN ISO 14405)
  • Allgemeintoleranz für Form- und Lagetoleranzen
  • Toleranzzonen bei allen Symbolen nach DIN ISO 1101
  • Zeichnungseintragungen
  • Bezüge und Bezugssysteme
  • Maximum-Material-Prinzip / Minimum-Material-Prinzip
  • Reziprozitätsbedingung / Projizierte Toleranzen
  • Methodik beim Tolerieren
  • Prüfen von Form- und Lagetoleranzen
  • Übungen / Leiterplatten bezogene Diskussionen

 

Wir sind sicher, dass wir gut vorbereitet sind und Sie bei den neuen Herausforderungen bezüglich der Leiterplattenzeichnungen professionell unterstützen können.

Eine der größten Herausforderungen, denen sich Hersteller stellen müssen, klingt einfach, wird aber oft vernachlässigt – das Fehlen wichtiger Informationen in den Zeichnungen, die das Produkt beschreiben.
Zeichnungen in der Entwicklungsphase anzupassen oder zu korrigieren ist oft kein Problem. Was viel schwieriger ist, sind Modifikationen an einem bemusterten und freigegebenen Serienprodukt. Das verursacht nicht selten erhebliche Zusatzkosten durch Verzögerungen im Herstellprozess und fehlerhaft gefertigter Materialien und Bauteilen.

Allerdings können diese Probleme einfach vermieden werden. Bei CML werden alle Zeichnungen sorgfältig geprüft, um heraus zu finden, ob wichtige Informationen fehlen, die für die Produktion benötigt werden. Es ist sehr wichtig, dass dieser Prozess während der Entwicklungsphase stattfindet. Lassen Sie uns Teil Ihres Entwicklungsprozesses werden, um so früh wie möglich die Chance zu bekommen, Sie zu unterstützen. Das Ziel dabei ist es Kosten und Aufwand zu reduzieren, in dem mögliche Fehler frühzeitig erkannt und vermieden werden.

Link between design and development

Image 02: Zeichnungen, das Verbindungsglied zwischen Entwicklung, Produktion und Qualitätssicherung

 

­­Zusammen können wir eine Lösung erarbeiten, wie die verschiedenen Symbole in einer Art verwendet werden, so dass die Leiterplatte exakt beschrieben wird und die passenden Messmittel verfügbar sind.

Stellen wir uns gemeinsam den Herausforderungen der GPS.

Get in contact with us and benefit from our experience and knowledge:  Sales@cml.ag 

Quellen:

[Jor 17]  Jorden, W. und Schuette W.: Form- und Lagetoleranzen – Handbuch für Studium und Praxis; 9. Aufl. 2017, S.14